Grundlagen von
Caching-Mechanismen
beim Zusammenspiel
von Mikroprozessor
und Betriebssystem

Klaus Kusche Dezember 2015

Inhalt

- Ziele & Voraussetzungen
- Grundidee & Beispiele von Caches
- Bedeutung effizienter CPU-Caches
- Caches in modernen CPU's
- Zusammenspiel Caches / Betriebssystem

Ziele

Verständnis

- ... der *Grundidee* und der *Arten* von Caches,
- ... der *Bedeutung* von Caches,
- ... der Caches *moderner Prozessoren*,
- ... ihrer "<u>Rückwirkung</u>" auf das Betriebssystem, ihrer effizienten Nutzung

Kenntnis

• ... der wichtigsten <u>Fachbegriffe</u>

Voraussetzungen

Grundkenntnisse von

• *Hardware*:

Arbeitsweise Prozessor und Speicher, Adressierung, MMU

Multicore- / Multiprozessor-Systeme

• <u>Betriebssystem:</u>

Virtuelle Speicherverwaltung (virtuelle / reale Adressen)

Prozesse & Scheduling

Ein Cache ist ...

... ein

schnellerer Zwischenspeicher

für

vermutlich <u>mehrmals</u> benötigte Daten die

im Original <u>langsam</u> zu beschaffen sind.

Idee des Caching

Wenn du

<u>dieselben</u> Daten zum <u>zweiten, dritten, ... Mal</u>

brauchst, bekommst du sie

"sofort" aus dem Cache

und musst kein zweites, drittes, ... Mal langsam auf die Originaldaten zugreifen.

Ein Cache soll ...

... transparent

= <u>ohne</u> Änderung der Funktionalität, <u>"unsichtbar"</u>

für darauf aufbauende Software und für den Anwender

die <u>Performance</u> steigern!

Beispiele für Software-Caches

- In <u>Anwendungen</u> / Libraries / Diensten:
 - Webseiten-Cache im Browser
 - DNS-Cache (Name Resolution Cache)
- Im <u>Betriebssystem</u>:
 - Cache für Filesystem- und Directory-Daten
 - Netzwerk: ARP-Cache (Level 2 Adressen / IP-Adressen)
- ==> Cache-<u>Verwaltung</u> in **Software**
- ==> Cache-<u>Daten</u> im normalen RAM

Beispiele für *Hardware*-Caches

- In *Platten*-Laufwerken & RAID-Controllern:
 - Disk-Cache
- ==> Cache-<u>Verwaltung</u> durch **SW in eigenem** μ**C**
- ==> Cache-<u>Daten</u> in **eigenen DRAM-Chips**
- Im <u>Prozessor</u>: ... kommt gleich!
- ==> Cache-<u>Verwaltung</u> in **HW-Logik**
- ==> Cache-<u>Daten</u> in **eigenem On-Chip-RAM** (technologisch: <u>schnelles</u> SRAM, nicht DRAM)

Praktischer Nutzen ... (1)

Entwicklung von Mikroprozessoren:

intel 8080 (2 MHz) ... intel i7 (4 GHz)

Takt-Speedup 2000, aber <u>realer</u> Speedup >> 1 Mio.

==> HW-Architektur-Speedup

(bei *gleichem* Takt)

> 500

Davon (grob geschätzt)

Anteil Speedup durch Prozessor-Caches

Praktischer Nutzen ... (2)

Instruktions-Bedarf eines modernen Prozessors:

- 4 Cores *
- ~ 3,5 Instruktionen pro Core & Takt *
- ~ 2,5 Bytes pro Instruktion *
- 4 GHz =

140 GB / S (nur Instruktionen, noch ohne Daten!)

Realer RAM-Durchsatz: max. 10 - 20 GB / s

==> Ohne Caches "verhungert" der Prozessor!

Praktischer Nutzen ... (3)

... siehe Demo valgrind

Cache Hit Rates
> 99 %!

Caches im Prozessor (1)

• Für Daten und Instruktionen, d.h. für das "<u>normale</u>" <u>RAM</u>

	Größe	Zugriffszeit	Anordnung
		(Takte)	(typisch)
L1 I	16 - 128 KB	2 - 5	per Core
L1 D	16 - 128 KB	2 - 5	per Core
L2	0,25 - 4 MB	8 - 25	per 1-4 Cores
L3	0 - 64 MB	<i>25 - 90</i>	shared per Chip
L4	0 - 256 MB	> 100	externes eDRAM

Zum Vergleich: Zugriffszeit RAM: > 250 Takte!!!

Caches im Prozessor (2)

• TLB (Translation Lookaside Buffer)

In der MMU: Cache für Pagetable Entries

L1: 16 - 256 Entries + L2: 64 - 2048 Entries reicht für 256 KB - 8 MB Working Set ("aktives" RAM)

• BTB (Branch Target Buffer)

Im Instruction Decoder / <u>Sprungvorhersage</u>: Cache für <u>bisherige Sprungziele</u>

256 - 8192 Sprünge (jede "falsche" Sprungvorhersage kostet ~ 15 Clocks!)

==> Mehr als 50 % der Chipfläche sind Caches!

Merkmale eines Caches

- *Schreib*-Strategie:
 - "Write through" / "Write back"
- <u>Größe</u> einer Cache-Zelle = "Cache Line Size" (32 - 128 Bytes)
- <u>Was kommt wohin</u>? (Wie findet man die Daten wieder?) "Assoziativität" (bzw. "Directly mapped") + "Tags"
- Was wird <u>rausgeworfen</u>? (wenn der Cache voll ist) "Replacement strategy"

Zusammenspiel ... (1)

... zwischen Mikroprozessor und Betriebssystem???

Auf den ersten Blick im Normalbetrieb *minimal*:

• Hardware-Caches sind transparent für das Betriebssystem

 Software-Caches des Betriebssystems sind <u>Prozessor-unabhängiq</u>

Zusammenspiel ... (2)

Aber:

- VIVT-Caches: "Showstopper" für moderne OS!
- Performance-Kriterium:
 "Cache-freundliches Scheduling"
- Allgemein: "Cache-freundliche Programmierung"
- Kleinigkeiten, z.B.
 - Disk Cache Flush bei Shutdown oder Unmount
 - TLB Flush bei Adressraum-Wechsel
 - I/O- und DMA-Bereiche ev. "uncacheable" setzen

VIVT-Caches: Idee, Vorteil

VIVT ... virtually indexed, virtually tagged VIPT ... virtually indexed, physically tagged PIPT ... physically indexed, physically tagged

Arbeitet der Cache mit virtuellen / realen RAM-Adressen?

VIVT-Caches sind "vor" der MMU (CPU-seitig) PIPT-Caches sind "dahinter" (RAM-seitig)

- Cache Hit: Zeit für MMU / <u>Address Translation entfällt!</u> (2-4 Clocks bei TLB Hit, "ewig" bei TLB Miss)
- Cache Miss: Zeit für <u>Cache Lookup entfällt!</u>
 (weil Cache Lookup und Address Translation <u>parallel</u> laufen)

==> VIVT-Caches sind schneller!

VIVT-Caches: Nachteile (1)

Nach jedem Prozess- (Adressraum-) Wechsel:

Cache ist ungültig!

(selbe virtuelle Adresse = selbe Cache-Zelle entspricht plötzlich <u>anderen Daten im RAM</u>)

- **Betriebssystem** muss <u>Cache komplett invalidieren</u> (meist per SW-Schleife pro Cacheline), dabei <u>Writeback</u> aller "dirty Cachelines"
- Nach jedem Prozesswechsel ist der <u>Cache leer</u>: Neuer Prozess läuft anfangs <u>sehr langsam</u>, Cache muss erst wieder "<u>warmlaufen</u>"

==> Sehr langsam!!!

VIVT-Caches: Nachteile (2)

Weitere Probleme:

- Wenn das OS <u>zwei verschiedene virtuelle Adressen</u> auf <u>dieselbe reale Adresse</u> mappt:
 - Zwei Cache-Zellen speichern selben RAM-Inhalt!
 - "Cache Aliasing" (Vermeidung durch OS oder HW)
- VIVT-Caches sind <u>nicht Multicore- oder I/O-fähig</u>:
 - Datenänderung "von außen" mit realen Adressen würde "<u>Reverse Address Translation</u>" erfordern! (zur Invalidierung der betreffenden Daten im Cache)

VIVT-Caches: Realität

- Echte VIVT-Caches nur bei sehr <u>kleinen</u> oder sehr <u>alten</u> Prozessoren (z.B. ARM-Prozessoren > 12 Jahre alt)
 - ==> Für moderne OS (Linux) de facto ungeeignet
 - ==> OS <u>ohne virtuelle Speicherverwaltung</u> nötig! (oder mit gemeinsamen / disjunkten Adressräumen pro Prozess)
- Bei "großen" Prozessoren:
 - *L1 ist VIPT* + Hardware-Tricks:
 - Fast so <u>schnell</u> wie VIVT <u>Prozesswechsel-sicher</u> in Hardware
 - L2, L3 ist PIPT

Caches und Scheduler (1)

• Prozessor:

Shared Cache ist aufwändiger und langsamer ==> *L1 und L2* sind meist *lokal pro Core* (ev. 2 Cores)

• Scheduler:

Ziel: Optimale Auslastung, schnellste Reaktion
==> Ein "Runnable" Prozess wird <u>möglichst sofort</u>

auf "<u>irgendeinen</u>" freien Core gelegt

Caches und Scheduler (2)

Problem, wenn der Prozess <u>zuletzt auf einem anderem Core gelaufen</u> ist:

Code & Daten liegen im "falschen" Cache

- Prozess läuft <u>langsamer</u>
- Cache-Ausnutzung <u>sinkt</u>
 (Daten des Prozesses belegen 2 Caches!)
- ==> Jeden Prozess "wenn es leicht geht" (Heuristik!)

 auf "seinem" Core halten

Bei <u>Servern</u>: Dasselbe für <u>Prozessor-Chips</u> (L3-Cache)

"Cache-freundlicher" Code (1)

Caches laden immer

eine ganze Cacheline

(meist 64 Bytes)

Nach jedem Zugriff ist der Zugriff auf die

64 Nachbar-Bytes "fast gratis"

(Daten sind schon im L1-Cache)

- 1024 "<u>einzeln verstreute</u>" Bytes lesen kostet **64 KB Cache** und **1024 RAM-Zugriffe**
- 1024 "<u>sequentielle</u>" Bytes lesen kostet **1 KB Cache** und **16 RAM-Zugriffe**

"Cache-freundlicher" Code (2)

- ==> <u>Häufig / gemeinsam benutzte Daten</u> <u>unmittelbar nacheinander</u> speichern!
- ==> In Strukturen und Objekten:
 Alle <u>kleinen und häufigen</u> Member <u>vorne</u>,
 alle <u>großen oder seltenen</u> Member <u>hinten</u>!
- ==> Mehrdim. Arrays <u>zeilenweise</u> durchlaufen, nicht spaltenweise!
- ==> Daten auf <u>Cacheline-Grenzen ausrichten!</u>
 (z.B. 32 Bytes quer über 2 Cachelines: Unklug!)

"The end"

Fragen?